每經記者｜朱成祥    每經編輯｜魏官紅    

8月24日，上交所官網披露公告，思爾芯赴科創板IPO獲受理。據悉，該公司業務主要聚焦于EDA（電子設計自動化）原型驗證系統解決方案，FPGA芯片為業內實現原型驗證工具選擇的主流芯片硬件載體。

國產芯片被“卡脖子”，受到嚴重影響的領域當屬芯片制造工具光刻機和芯片設計工具EDA軟件。而思爾芯正是一家提供EDA工具的企業。一般而言，芯片設計的不同階段，會使用不同的點工具，而原型驗證工具正是EDA工具的一種。

目前，EDA軟件由新思科技、鏗騰電子、明導科技三家企業占據大部分市場份額，2020年三家合計占全球市場份額的68.1%。思爾芯表示，公司作為中國EDA行業的領先企業，目前僅主要提供原型驗證環節的EDA工具，與國際領先廠商具備的全流程、多點覆蓋的工具能力存在一定差距。

何為原型驗證？

據悉，芯片設計主要可以分為模擬芯片設計、數字芯片設計。其中，數字芯片設計EDA工具更多。思爾芯提供的原型驗證，便是數字芯片設計中EDA點工具的一種，屬于數字前端EDA工具。

此前，《每日經濟新聞》記者參加一節數字SoC公開課時了解到，數字設計過程中需要使用EDA軟件工具進行驗證，驗證環節主要包括功能驗證和形式驗證。而據思爾芯招股書（申報稿），數字芯片前端驗證環節主要包括軟件仿真、硬件仿真、原型驗證和形式驗證。

對于原型驗證與功能驗證的關系及原型驗證的重要性，《每日經濟新聞》記者于9月3日下午以私募投資人身份致電思爾芯董秘辦公室，其工作人員表示：“該問題太專業，需要咨詢公司技術人員。”

圖片來源：思爾芯招股書截圖

9月3日，叩持電子（IC修真院）CEO閻如斌對《每日經濟新聞》記者表示：“所謂功能驗證，主要是使用軟件來跑應用場景。而隨著芯片的大型化，軟件功能驗證所耗費的時間越來越長，從1小時、5小時逐漸增至一周。為了節約驗證時間，便有了利用FPGA芯片來做原型驗證。即將寫好的RTL（寄存器轉換級電路）代碼下載至FPGA芯片，使用硬件來跑（應用場景）。而硬件的速度是軟件的幾十倍、上百倍。因此，芯片設計工程師能夠很快發現代碼能不能使用，是否存在BUG。”

關于具體應用場景的原型驗證，閻如斌舉例稱：“比如手機芯片在流片之前，需要驗證電話能否打通，4G網絡、5G網絡能否訪問。如果使用軟件驗證，就是要做‘抽象’，把驗證分成多個階段，然后一個一個驗證。而使用硬件驗證則方便得多，可以直接使用FPGA芯片模擬出打電話的過程，模擬出網絡使用的過程。即硬件驗證主要是應用場景的驗證。”

對于原型驗證，思爾芯招股書顯示，即通過在FPGA中運行源代碼的方式模擬芯片整體功能，從而進行驗證或軟件開發。前端工程師用來驗證芯片在真實場景下整體功能正確性即模擬芯片整體功能是否正常；片上軟件開發工程師在芯片投片之前用來提前開展軟件開發。

原型驗證：重要性越來越高

在整個數字芯片設計各個環節中，原型設計的重要性如何呢？思爾芯表示，原型驗證作為數字EDA中的一種點工具，市場空間與EDA整體市場規模相比相對較小。因此，其表示未來公司可能將面臨國際先進企業和國內新進入者的雙重競爭，在行業競爭加劇的風險下，如公司不能有效建立并維持技術壁壘與產品競爭力，實現更多EDA點工具的研發與產業化，則可能對公司未來生產經營產生不利影響。

關于數字芯片設計過程中使用多少點工具，閻如斌表示：“前端EDA點工具大概三四種，后端EDA點工具使用較多，估計有八九種。”對于原型設計的重要性，其表示：“原型驗證的重要性變得越來越高。因為芯片在變得越來越大，且工藝制程越來越先進，7納米、5納米芯片相繼量產。而隨著工藝制程的進步，流片的費用也越來越高，需要的周期也很長，從而導致流片失敗的成本也大幅提高。因此，芯片設計廠家便在流片之前進行充分的驗證，所以不僅僅需要計算機軟件仿真，也需要在硬件上實現仿真。”

那么，工藝制程的進步是否需要原型驗證工具隨之升級？閻如斌表示：“原型驗證跟工藝的關聯度不大，主要和‘門’有關，跟電路設計的規模有關。”

思爾芯原型驗證系統產品線主要分為面向中小規模設計的邏輯模塊、面向中大規模設計的邏輯系統以及面向超大規模設計的邏輯矩陣三大系列。邏輯模塊、邏輯系統、邏輯矩陣產品的邏輯規模分別為1億門、5億門和10億門+。

其中，邏輯矩陣是思爾芯于2020年末研發的高密原型驗證產品，能夠提供更高的單系統邏輯密度、更高的通信帶寬、更靈活的組網拓撲能力，進一步縮短客戶芯片設計軟硬件驗證所需要的周期，并可加速IP開發、SoC全系統驗證開發和軟件開發等。該產品適合于數據中心機架部署和企業私有云部署，目前思爾芯正與多家知名客戶開展邏輯矩陣前期導入工作。

封面圖片來源：攝圖網